전자 CAD/CAM/CAE 솔루션 전문 / PollEx, Quadcept 공식 공급 업체

언론보도자료

언론 매체에 소개된 관련기사 및 광고 게시판 입니다.


PCB 설계 검증 자동화
DFM(Design for Manufacturing)


PCB 설계 검증 자동화란?

 PCB 설계가 완료되면 PCB의 제조 및 부품 조립 공정에서 발생할 수 있는 불량 요소들을 사전에 검사(검증)하는 과정(Design Review)이 반드시 필요한데, 이러한 과정을 일반적으로 전자-캐드 프로그램에서 제공하는 DRC(Design Rule Check)와 육안 검사(Eye Check) 단계를 거치는 경우가 많다. 하지만, Design Review 과정을 거치면서도 실제 제조(생산) 현장에서는 다양한 불량이 발생하고 있는 것이 현실이다. 불량이 발생하는 원인은 광범위하게 발생하지만, 대표적인 Design Review의 문제점은 아래와 같다. 

1) Design Review의 프로세스 부재
2) Design Review의 전문성/표준화 미비
3) Design Review의 Cross-Check로 인한 Human Resource 부족
4) Design Review의 Human Error 발생
5) Design Review의 재발 방지 대책 및 후속 조치 미흡

 본 기고에서 제안하는 PCB 설계 검증 자동화는 Design Review 과정을 기존의 DRC(Design Rule Check), 육안 검사(Eye Check)에 DFM(Design for Manufacturing) 과정을 추가로 수행하는 것이다. 다만, 기존의 Design Review 과정에서 DFM (Design for Manufacturing)과정만을 추가하는 것이 아니라, 설계 과정에서의 DRC(Design Rule Check)를 반드시 수행하고 육안 검사(Eye Check) 항목 중 표준화〮정량화가 가능한 검사 항목들을 DFM영역으로 전환하게 된다면 기존의 Design Review 과정보다 효율적이고 균일한 PCB 설계에 대한 검사(검증)가 가능하다. 

1.png

 2.png




DFM(Design for Manufacturing)이란?

DFM이란 ‘Design for Manufacturing’의 약자로 “제조(생산)를 위한 디자인”을 의미하게 된다. 이러한 용어는 비단 PCB 관점에서만의 용어가 아닌 모든 종류의 설계 CAD를 활용한 디자인(설계)을 한다면, 제조(생산)관점에서의 사전 검사(검증)가 필요하다. 

3.png


제품 개발 과정에서 DFM(Design for Manufacturing)적인 활동을 위한 개발자들의 역할이 무엇인지 확인이 필요하다. 하지만 용어 해설집에서 확인 가능하듯이 이미 모든 개발자들은 회로 및 PCB설계 과정에서 DFM적인 활동을 하고 있다고 생각한다. 

제품 개발 과정에서 최적의 부품 검색, 부품 수를 줄이기 위한 회로 개발, PCB설계(Artwork) 과정의 Stack-up관리/Via Type설정/부품 실장/배선 등을 고려한다. 또한, 개발 단계별 Debug과정을 통한 최적화 및 각종 시험과정을 통해서 제품의 신뢰성을 확보하기 위한 노력 등 무수히 많은 수고를 아끼지 않고 있기 때문이다. 

하지만 최근 집적화, 소형화, Time to Market이 강조됨에 따라 기존 방식으로 Design Review를 진행하는 데 여러 이유로 한계를 느끼게 된다. 특히, 반복되는 불량 이슈에 대한 관리가 반드시 필요하게 된다. 

불량 이슈가 반복되는 이유는 앞에서 언급된 Design Review의 문제점과 다르지 않다. 이러한 부분을 해결하기 위해서 방안을 생각해보자.




PollEx DFM을 활용한 PCB 설계 검증 자동화 구현

4.png

5.png


국내외에서 사용되는 대부분의 전자-캐드 프로그램에서 추출된 ASCII를 PollEx PCB로 변환하는 과정을 통하면 전자-캐드에서 표현되는 모든 부품/배선 정보가 똑같이 표현된다. 이러한 환경을 기반으로 검사 Rule파일(*.DFMI)을 선택하면 검증 결과가 자동으로 생산된다.

6.png




PollEx DFM의 검사 항목 1 - Board
7.png


많은 개발자들이 연배열 보드에 관심이 보이지 않는 경우가 많이 있지만, 연배열 보드는 PCB제조 과정에서의 표준화/효율성과 매우 밀접한 관계가 있다는 것을 알 수 있다.

1) 연배열 보드의 표준 크기
2) Dummy PCB의 최소 크기 및 Mash Copper 적용 여부
3) Guide Hole의 크기와 위치
4) Fiducial Mark의 표준 크기와 위치
5) 외형 가공(Router & V-Cut 적용)
6) Soldering Direction Mark
7) 연배열 보드의 순서 Mark(번호)
8) 전자-캐드에 적용된 PCB Outline 두께(폭)




PollEx DFM의 검사 항목 2 - Placement

8.png


일반적으로 PCB에 실장 되는 부품의 경우, 실장 형태에 따라 SMD(Surface Mount Device) & IMD(Insert Mount Device)로 구분하며, 이를 패키지 형태에 따라 BGA, QFP, SOP, 전해CAP, CHIP, CONNECTOR, X-TAL, TRANSFORMER 등으로 구분 하기도 한다.
이러한 부품들을 배치할 때 신호/열의 흐름과 배선의 효율성을 고려하여 결정하는 것도 중요하지만, 제조 과정의 생산성/신뢰성을 고려한 부품 배치도 매우 중요하다. 참고로, 부품 배치는 부품 실장 단계(공정)가 결정되는 요소이기도 하다.
1) 부품의 종류와 특성을 고려한 부품 배치 간격
2) 부품 실장 단계(공정)를 고려한 부품 배치 층
3) PCB의 휨, Soldering 방향 등을 고려한 부품 배치 각도
4) 기구물 등 배치 금지 구역을 고려한 부품 배치 위치
5) 고정 부품의 정확한 부품 배치 위치
6) Heatsink, Eyelet등 쌍으로 존재 하는 부품의 존재 여부 및 간섭 검사




PollEx DFM의 검사 항목 3 - Pattern(Routing)

9.png


PCB설계 중 배선 단계에서 제일 중요한 것은 신호 품질과 전원 공급 등이 될 것이다. 다만, 배선 작업에 앞서 PCB DFM 관점으로 PCB의 제조 가능성을 검증하고, 제조 단가를 결정해야 하며 Soldering 신뢰성 확보를 위해 배선 시 주의가 필요한 부분들을 확인해야 한다. 

1) 배선의 최소 폭
2) 배선, PAD, Via간의 최소 간격(Same Net/ Other Net구분 관리 필요)
3) 특정 영역(BGA 등)의 배선 폭, Via 종류/위치 
4) Via의 종류(B-B Via, Layer Via, Stack-Up Via Type)와 최소 크기
5) PAD의 납땜성/신뢰성 향성을 위한 Thermal Relief/Tear Drop 적용
6) PAD에서 인출되는 배선 폭의 한계, 인접 PAD와의 연결 상태 제한
7) 부품 및 기구물 간섭 등 배선, Via의 배치 금지 구역




PollEx DFM의 검사 항목 4 - Silk Screen

10.png


모바일 제품 및 소형화 기기의 경우 Silk Screen(=Silk)을 인쇄하지 않는 경우가 많이 있지만, 그렇지 않은 PCB에서는 여전히 많은 중요역할을 한다. 특히 관심을 가져야 하는 부분은 Silk와 PAD또는 Solder Mask와의 겹침 여부를 확인하는 것이다. 

이 부분이 중요한 이유는 Silk와 PAD가 겹칠 경우, 반드시 Soldering에 문제가 생기기 마련이다. 그러나 대부분 아무런 문제도 발생하지 않는다. 그 이유는 PCB 제조 과정 중 CAM작업 과정 중에 보정 작업을 거치기 때문이다. 여기서 필자가 중요하다고 생각하는 부분은, Silk 문제를 떠나 CAD Tool에 의해 설계된 데이터와 그 결과물인 Bare Board PCB가 서로 다르면 안 된다는 것이다.

1) 부품의 극성 마크(Polarity Mark), 1번 핀 마크(1st Pin Mark), 핀 개수 마크(Pin count Mark)의 존재 여부
2) Silk의 최소 넓이
3) 부품의 Reference Name 존재 여부 및 정렬 순서 검사
4) Silk간 겹치는지 검사
5) Silk와 Via, PAD, Solder Mask가 겹치는지 검사
6) 부품 배치 영역에 배치된 Reference Name의 존재 여부 검사
7) Reference Name의 PCB Outline 외부에 존재 여부 검사

PollEx DFM의 검사 항목을 살펴보면 PCB제조 공정과 부품 조립 단계의 불량 이슈를 포함해서 생산성이나 효율성과 관련한 내용들도 다수 포함되어 있다. 또한, PCB설계 과정에서 발생할 수 있는 개발자의 Human Error적 요소들도 다수 포함되어 있다는 것이 확인된다. 

이처럼 다양한 DFM(Design for Manufacturing) 항목들을 효과적으로 운영하기 위한 DFM Manager의 역할이 무엇보다 중요하다. 


11.png


일반적인 경우 회사 내부 문서에 PCB Design Rule에 대한 기준 문서가 존재한다. 기준 문서를 작성하는 과정은 한두 명의 담당자에 의해서 진행되기 보다는 DFM Manager, H/W 개발자, PCB설계자, 제조/생산 담당자, CAE담당자등 관련 업무 담당자들의 협의체를 구성하여 작성 및 개정되는 것이 바람직하다(가급적 짧은 주기의 정기적 협의 진행). 

DFM Manager는 Design Rule 협의체의 회의 결과를 취합하여 PollEx DFM의 검증 Rule(*.DFMI)에 즉시 반영 및 개발자들에게 공지&교육을 진행하여야 한다. 만약 공지&교육이 충분히 전달/숙지되지 않아도, PollEx DFM이 변경된 Rule에 의거해 검사(검증)를 수행하기 때문에 최소한의 Gate역할은 할 수 있다. 다만, 이 과정에서도 개발자에게 변경된 Rule에 대해서는 전달/숙지 되도록 계속적으로 노력이 필요하다는 것에 주의해야 한다. Design Guide를 정확하게 인지한 설계와 그렇지 않은 설계는 반드시 차이가 발생한다. 

DFM Manager는 개발자들이 PollEx DFM을 어느 개발 단계에서든 누구나 쉽게 사용 할 수 있도록 시스템을 운영〮관리하여야 하며(Core-Running/Batch Process제공), 업무 Process의 정립을 통해 DFM 설계 검증 과정이 선택이 아닌 필수의 단계로 인식되도록 하는 역할이 필요하다. 




List of Articles
번호 제목 글쓴이 날짜 조회 수
25 [기사] [BRAND iNSiDE_폴리오그] PCB업계의 협업시스템을 만들다 file CADNIX 2018-08-09 442
» [기술기고_첨단_전자기술 2018년 7월호_SMT Technical Report] PCB 설계 검증 자동화 - DFM file CADNIX 2018-07-03 1060
23 [기술기고_첨단_전자기술 2018년 6월호_SMT Technical Report] 클라우드 기반의 전자캐드(ECAD) 프로그램 쿼드셉트(Quadcept) - PCB 설계 file CADNIX 2018-06-08 515
22 [기술기고_첨단_전자기술 2018년 5월호_SMT Technical Report] 클라우드 기반의 전자캐드(CAD) 프로그램 쿼드셉트(Quadcept) - 회로 설계 file CADNIX 2018-06-08 607
21 [기술기고_첨단_전자기술 2018년 4월호_SMT Technical Report] 클라우드 기반의 전자캐드(CAD) 프로그램 쿼드셉트(Quadcept) - 회로 부품 라이브러리 file CADNIX 2018-04-09 662
20 [기술기고_첨단_전자기술 2018년 3월호_SMT Technical Report] 클라우드 기반의 전자캐드(CAD) 프로그램 쿼드셉트(Quadcept) file CADNIX 2018-03-16 729
19 [기술기고_첨단_전자기술 2018년 2월호_SMT Technical Report] 회로 부품 라이브러리 표준/공용화 및 설계데이터 관리 file CADNIX 2018-01-29 1403
18 [기술기고_첨단_전자기술 2018년 1월호_SMT Technical Report] Artwork(PCB설계)의 효율적 디자인 리뷰를 위한 전자캐드 전용뷰어의 활용 file CADNIX 2018-01-19 1614
17 [기사_디지털타임즈] 클라우드 방식의 전자회로 및 PCB 설계 소프트웨어 쿼드셉트 V9.3 출시 CADNIX 2017-09-13 1858
16 [기사_디지털타임즈] 7월 19~21일, `2017 AUTOMOTIVE TECHNOLOGY EXPO`개최...폴리오그 참가 CADNIX 2017-09-13 1892
15 [기사_첨단_전자기술 2017년 10월호_Business Zoom In] PollEX Verificaion Day 2017, 회로 데이터로 효율 증대하는 스마트팩토리 소개 file CADNIX 2017-06-07 1551
14 [기사_첨단_전자기술 8월호_Special Report] 폴리오그, PCB 설계 검증 소프트웨어 ‘PollEx’ 주목 file CADNIX 2016-08-20 2677
13 [기사_첨단마켓_신제품신기술] [오토모티브 테크놀로지 엑스포] 폴리오그, 자동차 전장 회로 진화시키는 PCB 설계 검증 툴 선보여 file CADNIX 2016-08-20 2992
12 [기사] KINEWS ‘국내서 개발된 PCB 설계 통합 뷰어 PollEx, 글로벌 시장 진출한다' CADNIX 2016-07-18 2125
11 [기사] ‘공군 제83정비창 주관 제1회 전자회로설계 경진대회’ PollEx DFM, DFE 툴로 자동채점 정량평가 심사 CADNIX 2015-03-03 4575
10 [기사] 13년도 PCB 설계사 자격시험 실시.. PollEx DFM 활용한 정량평가(자동채점) CADNIX 2013-03-07 36078
9 [기사] [인기상품]품질우수/캐드닉스/PCB설계검증SW/PollEx(폴렉스) DFM - 전자신문 file CADNIX 2011-01-29 21840
8 [기사] PCB 설계부터 전자파 검증 (전자신문) CADNIX 2010-09-02 18029
7 [기사] 전문계 고등학교 대상 PCB 설계 경진대회... PollEx DFM으로 정량 평가(전자신문) CADNIX 2010-08-14 17558
6 [기사] 자동차 전장 업체를 위한 PCB EMI/EMC 검증 세미나 개최 CADNIX 2010-08-14 23099
상호: (주)캐드닉스 / 경기도 용인시 수지구 신수로 767, 분당수지유타워 A동 14층 1414호(동천동).
사업자등록번호 : 843-87-00785 / Tel : 031-711-5625 / 대표이메일 : cadnix@cadnix.com

사용자 로그인
rolex swiss replica
cartier replica The above photo by msn provided.
replica watches
fake iwc breitling replicas.

cartier replica watches montblanc replicas.