- PollEx는 각종 CAD 툴의 데이터를 읽을 수 있으므로 어떤 PCB 설계 데이터라도 Signal Integrity(신호 무결성) 해석 기능들을 운용할 수 있습니다.
- pre-design 단계에서 post-layout 단계까지 전체 PCB 설계 과정에 걸쳐 완성된 signal integrity 해석 솔루션을 제공합니다.
- Time-domain 분석 기능은 wave propagation delay, reflection, crosstalk, 그리고 eye diagram 등을 포함합니다.
- Frequency-domain 분석은 scattering, admittance 및 impedance parameter matrix들의 계산 기능을 포함합니다.
- Layer stack-up의 optimization 기능과 Net topology 분석 및 Post-Route Signal Integrity 분석 등의 기능이 통합 연계된 구조로 제공됩니다.
- Driver/Receiver/Terminator device model의 적용을 위해 transistor level SPICE model 및 behavioral SPICE 및 IBIS model 들을 사용할 수 있습니다.
- lumped RLC, distributed RLC, SPICE netlist 등과 같은 IC package pin의 다양한 parasitic model들 및 S-parameter 등을 signal integrity 분석에 활용할 수 있습니다.
- 정확한 시뮬레이션을 위해 내장된 Polliwog SPICE를 사용합니다.
- 모멘트법(method of moments)을 사용하는 내장된 electromagnetic 적분방정식 solver는 커플링된 lossy transmission line을 위한 정밀도 높은 주파수 기반의 RLCG matrix에 대한 계산을 하며, 망 합성 방식(network synthesis methods)을 사용하여 등가의 광대역 SPICE netlist를 생성합니다.
- 내장된 3D 전기역학 유한요소 solver는 커플링된 Via들에 대한 S-파라미터를 추출하며, 망 합성 방식(network synthesis methods)을 사용하여 등가의 광대역 SPICE netlist를 생성합니다.
- 내장된 part 및 material 속성 편집기는 사용자에게 I/O buffer model, package parasitic model, 그리고 반복적인 사용을 위한 material data와 구성 부품, material library 등을 쉽게 생성할 수 있도록 합니다.
- Composite net들은 자동적으로 하나의 net으로 동일화되며, 연결하고 있는 수동 소자들은 composite net 분석을 통해 RLC, SPICE netlist, 그리고 S파라미터 등과 같이 모델화 할 수 있습니다.
- Differential net의 pair들은 자동으로 확인되며, 그 분석은 differential pair들을 위해 수행됩니다.
- 다른 EM solver나 power integrity 분석 툴을 위한 입력데이터 파일들을 생성할 수 있습니다.
- PollEx SI 모듈은 다양한 엔지니어링 훈련에 의한 공동 사용을 위해 설계되었으므로 설계 프로젝트 담당자들은 다양한 설계 과제들 및 디자인 프로세스를 통한 설계 변경들에 대해 빠르게 분석할 수 있습니다.
- PCB design과 Signal integrity 분석 툴들 간의 Interface나 데이터 전송 등이 필요 없습니다.
- 독립적으로 사용되는 비싼 Signal Integrity tool들을 구매하고 유지보수를 할 필요가 없습니다.
- 전기, 전자 엔지니어들이나 PCB 설계자들 및 제조, 생산기술 엔지니어들이 내장된 signal integrity 분석 기능들을 쉽고 효율적으로 사용할 수 있기 때문에 Signal Integrity 전문가들은 좀 더 많은 디자인에 대해 관리 감독할 수 있습니다.
- 설계 프로젝트 담당자들 사이의 긴밀한 협력은 줄어든 설계 시간 내에 보다 나은 설계가 가능하게 합니다.