EDA(전자설계자동화) SW 통합 솔루션, 각종 전기/전자계 CAD/CAM/CAE 공급

PollEx DFM

PCB 설계의 생산성 표준 규격 검증 자동화 SW!

  • PollEx DFM은 제조-생산 엔지니어 및 PCB 설계 엔지니어를 위한 규격(Rule) 기반의 PCB 검증 소프트웨어입니다.
    PollEx DFM은 PollEx PCB를 기반으로 동작하는 Option 소프트웨어이며, 다양한 ECAD Vendor들의 데이터를 읽어와서 검증할 수 있습니다.
    실제 제조 과정에서 발생하는 결함이 있는 사실들을 최소화하도록 확실한 도움을 드립니다.

휴먼에러 및 반복 설계율 감소! 제조 비용 감소! 이제 DFM은 PCB 품질 향상을 위한 기본적이고 필수적인 솔루션입니다.

  • PollEx DFM은 양산 주기에 따라 발생되는 경비와 시간적 손실을 감소시키기 위한 여러 특징적인 기능들을 제공합니다.
    PollEx DFM의 검사 항목들은 PCB 설계의 실제 제조 불량에 대한 각각의 요소들에 대해서 표시하고 있으며, 실제의 오류 지점에 대한 결과 데이터베이스를 제공하기 때문에, PollEx DFM의 사용으로 공정 수율의 상승 효과와 불량 발생 비율의 감소 효과를 기대할 수 있습니다.

[Running structure of PollEx DFM]

Features

  • - 다양한 Rule들의 설정을 위해 사용자에게 최적화된 환경 제공
    - PollEx PCB를 통한 ECAD 데이터베이스의 모든 지적 정보 포함
    - PCB 설계의 개념 설계 과정에서의 Assembly와 Fabrication에 대한 검증 지원
    - 현장 엔지니어로부터의 실질적 요구사항에 의한 기능들을 사용자 맞춤형으로 제공.
    - 실제 오류 지점을 보여주는 스크린샷과 함께 제공되는 레포트를 통하여 검증 이력 관리가 가능.
    - Running Core와 Pre/Post Processor에 의한 효율적인 License 운용


주요 검사 항목들

120여개 이상의 검증 Category

  • 부품에 대한 이격거리 최적화 관련 검증 항목

    Component Spacing, Reverse Placement Spacing, Clinch Spacing, Min Pad Spacing in Component

    제조 장비를 위한 인식 마크 검증 항목

    First Pin Mark, IC Visual Mark, Center Mark, Polarity Mark, Pin Count Mark, Fiducial Mark, PCB Mark, SMT Direction Mark

    제조 환경에 알맞은 조건들을 위한 검증 항목

    Prefix Check, Pair Component, Silk to Silk, Reference Name Silk, Reference Name Ordering, Pin Arrangement, Silk Print Between Two Pins, Variant Pad Shape, Edge Pin Size, OSP, Nearest Comp Silk, Specific Area, Pad Size by Pin Pitch

    Annular ring 최적화를 위한 검증 항목

    Dip Annular Ring, Via Annular Ring

    Placement 최적화를 위한 검증 항목

    Component Count, Component On Component, Component Placement, Prohibited Component, Placement At Reverse Side, Standard Component

    Tooling 을 위한 검증 항목

    Screw, Pin Mark Match Check, Hole Mark Match Check, Pad Match Check, Board Outline Match Check

    Drill 상태를 위한 검증 항목

    Drill Size of Hole, Drill Size of Pin, Drill Size of Via, Under Hole/Via, Hole Distance, Gas Hole, Drill Scan, Similar Hole Size

    Pin Pad 상태를 고려한 검증 항목

    Hole Through Pad, Silk On Pad, Dummy Pad, Via Spacing, Teardrop, Via S/R Spacing, SR Pad, Remove Copper, Thermal Pad, Copper Connected Pad, Minimum Via Land Size, Via Over Stack

    PCB의 Space 상태를 고려한 검증 항목

    Board Spacing, PCB Outline Spacing, Guide Hole, Guide Line, Cutting Region, PCB Outline Sharp Angle, Array Board Size Check, Label Box, Missing Hole, Min Silk Width, Jig Hole, Routing Slit, SM Violate, Dummy PCB, Board Origin Offset, V-Cut, Sub Board MisArrangement, Data Existence, Ground Wall

    Net 관련 검증 항목

    Connected Pad, Lines Between Two Pins, Net to Net, Min Width, Pad to Net, 1Pin Nets, Crack Pattern, Object to Object, Unrouted Net, Keep Out pattern

    FPCB 관련 검증 항목

    Bending Area, Stiffener, Round Pattern, Bonding Pad, Silver Paste, Min Via Spacing, Manufacturing Process, Coverlay, Bonding Area

    특정 제품을 위한 다양한 검증 항목

    LED, Text Existence, Key Pad, Dome Sheet Guide Hole, TCP Bonding Mark, TCP Dummy Pad, TCP Pad, TCP Align Hole, FPC Dummy Pad

    BGA 부품을 고려한 검증 항목

    Spacing from other object, Underfill


"PollEx DFM은 설계 단계에서 제조 단계까지 발생하는 복합적인 오류 요소들을 발견해주므로, Time to Market을 위한 최적의 솔루션입니다."

상호: (주)캐드닉스 / 경기도 화성시 동탄순환대로 830, SK V1 center 20층 15호(영천동).
사업자등록번호 : 843-87-00785 / Tel : 031-711-5625 / 대표이메일 : cadnix@cadnix.com

사용자 로그인