● PCB Designer
○ Simulation
tools interface
DSN 파일을
출력하여 각종 시뮬레이터(PollEx SI, Sigrity, Siwave 등)와 원활한 연계가 가능합니다.
○ Panelize
기판을 여러 개로 합쳐 패널화할 수 있습니다.
○ Mesh Planes
Mesh Plane을 통해 UL규격이나 투명 기판에도 용이하게 맞출 수 있습니다.
○ Angled Trace
고주파 설계에서 많이 사용하는 Angled Trace가 가능합니다.
○ Manufacturing Rule Check
PCB 설계 시에 제조성을 고려해서 검사를 진행하는 것으로, 기판 제조 시 번거롭게 재검토하는 일이 없어집니다. 저렴한 CAD에는 탑재되어있지
않은 MRC 기능을 Quadcept에서 언제든지 실행할 수
있습니다.
또한 PCB 설계 제조성 검증 자동화 전문 툴인 PollEx DFM과 연계성도 원클릭으로 가능합니다.
○ Online DRC
PCB 설계 중 실시간으로 DRC 설정을 확인할 수 있습니다. 간격 등 각종 설계 룰을 고려한 배선 작업이 가능하기 때문에 불필요한 검토를 줄일 수 있고 품질을 향상시킬 수
있습니다.
○ Flexible, powerful routing features
속도가 빠른 배선에 대응하기 위해 differential pair 배선, 배선길이 컨트롤을 DRC 설계 규칙에 따라 손쉽게 작업할 수 있습니다.
○ Design Rule Area
지금까지 외관 검사로 시간을 들였던 고밀도 설계의 BGA 주변 등 일반적인 DRC에서는 설정할 수 없는 영역에 별도의 DRC설정을 추가할 수 있습니다. 배선 폭이나 간격, via 형태 등 특별한 설정 값을 다이렉트로 반영시킬
수 있습니다.
○ Export ODB++ Data
프린트 기판의 설계 공정에서 제조/부품 설치 공정에 확실히 정보전달을 하기 위해 통합된
데이터베이스 ODB++포맷에 대응했습니다. 글로벌 기업간
커뮤니케이션 데이터로 사용할 수 있습니다.
○ Automatic test pad generation
각 Net의 이름에 대해 하나의 Test
point를 자동 생성하는 기능을 탑재했습니다. 자동 생성 후에는 Test point만을 연속으로 배치하는 것이 가능합니다. 지금까지
개별적으로 작성/배치해왔던 번거로운 작업이 해결됩니다.
○ Compare Different Revisions
회로도와 회로도, 회로도와 PCB, PCB와 PCB, PCB와 회로도 사이를 더욱 쉽게 비교할 수 있습니다.
○ Keep-Out/Component Area
Footprint를 작성할 때나 PCB 설계 시 keep-out Area에
높이 정보나 임의의 부품 정보를 입력할 수 있습니다.
○ Create Board Outline Slits
Board Outline과 Panel Outline사이의 Slit을
Line과 Arc로 쉽게 만들 수 있습니다.
○ Part Wizard (IPC Compliant)
데이터 시트에 IPC의 설계 규격에 맞춰 자동으로 pad의 크기나 배치상태, silk, part outline, 치수
등을 만들어줍니다.
○ Flexible Plane Generations
효과적으로 Thermal Relief를 생성하며 plane을
수정할 수 있습니다. 실시간으로 keep-out 영역을 배제하고 floating 영역을 자동으로 삭제합니다.
○ Design Rule Check (DRC)
개별 네트와 그룹 네트의 체크/분석이 가능합니다. PCB 디자인에 필요한 Silk와 SolderMask, Pattern도 직접 customizing 할 수 있습니다.
○ Seamless Electrical & Mechanical Design
PCB 데이터, chassis 데이터와의 매끄러운 연동이 가능하며, Proto-type 단계에서 생기는 충돌이나 열 문제를 사전에 확인함으로써 설계 비용과 시간을 크게 단축시킬
수 있습니다.
○ Review Drawing / Export Manufacturing Data
PCB 디자인이 끝난 후 각 제조회사에 대한 의뢰 서류를 일괄적으로 출력할 수 있으며, 메일을
통해 제조의뢰, 자동 견적의뢰가 가능합니다.